ASIC Design and Synthesis

Name: ASIC Design and Synthesis
Brand: Springer Verlag, Singapore
SKU: 9789813346444
Price: 586.23 PLN
Availability: InStock

RTL Design Using Verilog

Autor: Vaibbhav Taraate

Język:

Oprawa: Miękka

Wydawca: Springer Verlag, Singapore

Dostępność: Dostępna u dostawcy

Wysyłamy za 5-8 dni

586.23 zł

This book describes simple to complex ASIC design practical scenarios using Verilog. It builds a s...

Informacje o książce

Autor

Vaibbhav Taraate

Język

Angielski

Oprawa

Książka - Miękka

Data wydania

2022

strony

330

EAN

9789813346444

Enbook ID

38574120

Wydawca

Springer Verlag, Singapore

Waga

539

Wymiary

155 x 235 x 20

Pełny opis

This book describes simple to complex ASIC design practical scenarios using Verilog. It builds a story from the basic fundamentals of ASIC designs to advanced RTL design concepts using Verilog. Looking at current trends of miniaturization, the contents provide practical information on the issues in ASIC design and synthesis using Synopsys DC and their solution. The book explains how to write efficient RTL using Verilog and how to improve design performance. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies. The contents of this book will be useful to practicing hardware engineers, students, and hobbyists looking to learn about ASIC design and synthesis.

Możesz być zainteresowany

Klienci, którzy kupili tę książkę, kupili również

Najczęściej wyszukiwane

Categories

Authors

Publishers

Produkty

Produkty

Najczęściej wyszukiwane

Categories

Authors

Publishers

Produkty

Produkty

ASIC Design and Synthesis

RTL Design Using Verilog

Informacje o książce

Pełny opis

Możesz być zainteresowany

Klienci, którzy kupili tę książkę, kupili również