Transistor-Level Layout of Integrated Circuits
Autor:
Jan Schneider
Dostępność:
Na zamówienie
Wysyłamy za 17-27 dni
170.75
zł
Description and analysis of algorithms for the transistor-level layout of CMOS cells.